J9九游会AG

J9九游会AG 致(zhi)力(li)于(yu)创造充满活力(li)的工作环(huan)境并激发员工更好实(shi)现(xian)自(zi)我价值(zhi)

职位名称 职位类型 工作地点 操作

职位描述:

作为MPD团队数字设计工程师,负责下一代先进的汽车MPUMCU芯片组设计, 职责包括但不限于

1. 参与IP/子系统微架构设计并完成相关文档编写

2. 撰写详细的技术文件,包括规范、框图和具体要求

3. 设计的RTL实现以及相关集成工作

4. 模块级汽车功能安全相关设计和文档创建

5. 提供测试案例,进行第三方IP功能测试

6. 采用sdc/upf进行模块级综合;并协助芯片级综合。

7. 为芯片的bring up提供支持,并协助回片后的芯片性能测试。

8. 协助进行汽车功能安全(ISO26262)认证

9. 定义时序和功耗规格,并提供时序解决方案。

10. 协助后端同事分析时序和后端实现方案


职位要求:

1. 集成电路/电子工程/计算机科学与技术相关专业,硕士及以上学历

2. 良好的CVerilogSystemVerilog经验

具备以下领域的知识者优先:

1) 熟悉ARM cortex M or cortex R

2) 具备CAN_FD/LIN/USB/Ethernet/UFS/eMMC/EFALSH控制器的知识或设计经验。

3)熟悉Python/TclUnix/Linux Makefile脚本编写

职位描述:

完成最新的(de)基(ji)于ARM Cortex-M或(huo)Cortex-R的(de)MCU验证或(huo)子系(xi)统级验证, 负责验证质量和进度。

1. 指定并(bing)与架(jia)构/设计(ji)团队一起(qi)审(shen)核验(yan)证计(ji)划(hua)

2. 根据需求(qiu)设(she)计验证方案

3. 创建随(sui)机(ji)测试(shi)用(yong)例和(he)直接测试(shi)用(yong)例以(yi)实(shi)现测试(shi)覆盖(gai)率

4. 与架(jia)构/设计团队密切合作,找出问题

5. 低功耗验(yan)证

6. 汽车功能安全(ISO26262)验(yan)证

7. 性能验证

8. 在计(ji)划时(shi)间(jian)内(nei)完验(yan)证任务


职位要求:

1. 集成(cheng)电(dian)路(lu)/电(dian)子工程/计算机科学与技术相关专业,硕士(shi)及(ji)以上学历

2. 熟(shu)悉C、Verilog、SystemVerilog


具备以下领域的扎实知识者优先:

1) 熟悉(xi)ARM cortex M or cortex R

2) UVM知(zhi)识

3) 熟(shu)悉Python/TclUnix/Linux Makefile脚本语(yu)言;了(le)解(jie)多种脚本语(yu)言(PythonPerlMakefile等)者优(you)先


职位描述:

完成最新的基(ji)于ARM Cortex-M或(huo)Cortex-R的MCU验证(zheng)(zheng)或(huo)子(zi)系统级验证(zheng)(zheng), 负责(ze)验证(zheng)(zheng)质量和进度。

1. 指定(ding)并(bing)与架(jia)构/设计团队一起(qi)审核验证计划(hua)

2. 根据(ju)需求设计(ji)验证方(fang)案

3. 创建随机测试用例和(he)直接测试用例以实现(xian)测试覆盖(gai)率

4. 与架构/设计团队(dui)密(mi)切合作,找出问题

5. 低功耗验证

6. 汽(qi)车(che)功能安全(ISO26262)验证

7. 性能(neng)验证

8. 在计划时间内完验证任务


职位要求:

1. 集成电路/电子工程/计(ji)算机科学与技术(shu)相关(guan)专业,硕(shuo)士及以上学历

2. 熟悉C、Verilog、SystemVerilog


具备以下领域的扎实知识者优先:

1) 熟悉ARM cortex M or cortex R

2) UVM知识

3) 熟悉Python/TclUnix/Linux Makefile脚本(ben)语(yu)言(yan);了解(jie)多(duo)种脚本(ben)语(yu)言(yan)(PythonPerlMakefile等(deng))者优(you)先

职位描述:

完成最新的基于ARM Cortex-MCortex-RMCU验证或子系统级验证, 负责验证质量和进度。

1. 指定并与架构/设计团队一起审核验证计划

2. 根据需求设计验证方案

3. 创建随机测试用例和直接测试用例以实现测试覆盖率

4. 与架构/设计团队密切合作,找出问题

5. 低功耗验证

6. 汽车功能安全(ISO26262)验证

7. 性能验证

8. 在计划时间内完验证任务


职位要求:

1. 集成电路/电子工程/计算机科学与技术相关专业,硕士及以上学历

2. 熟悉CVerilogSystemVerilog


具备以下领域的扎实知识者优先:

1) 熟悉ARM cortex M or cortex R

2) UVM知识

3) 熟(shu)悉Python/TclUnix/Linux Makefile脚本语言;了解多种脚本语言(PythonPerlMakefile等)者优先

职位描述:

1. 负责车规MPU&MCU 固(gu)件(jian)相关软硬件(jian)架构分析(xi)与架构定义(yi)

2. 负(fu)责车规MPU&MCU 固件验(yan)证方(fang)案及验(yan)证    

3. 协(xie)助(zhu),配合软件team 固件开发与调(diao)试


职位要求:

1. 电子电气工(gong)程,计算机相(xiang)关(guan)专业(ye),本科(ke)及以上学历(li),硕(shuo)士优先

2. 熟练(lian)使用C、C++、C#或Vector C语言

3. 熟悉Verilog或者SystemVerilog和Script语(yu)言,比如Shell, Perl, Python

4. 自我驱动(dong),自我激励,热(re)爱学习,愿意(yi)接受挑战(zhan)

   

如有以下一项或者多项知识是加分项:

1)     熟悉(xi)ARM软件开发,

2)     熟悉I2C/SPI/UART/Eth/Can/LIN/Flexray等各种(zhong)总线协议和通讯(xun)接(jie)口,并有(you)实际编程(cheng)、调试经验

职位描述:

1. 负(fu)责车规MPU&MCU 固件相(xiang)关(guan)软(ruan)硬件架构(gou)分(fen)析与架构(gou)定(ding)义(yi)

2. 负责车(che)规MPU&MCU 固(gu)件验证(zheng)方案及(ji)验证(zheng)    

3. 协助,配合软件(jian)team 固件(jian)开发(fa)与调试


职位要求:

1. 电子电气工程,计算机相关(guan)专业,本科及(ji)以上学历(li),硕士优先

2. 熟练使(shi)用C、C++、C#或Vector C语言

3. 熟悉Verilog或者SystemVerilog和Script语言,比如Shell, Perl, Python

4. 自我(wo)驱动,自我(wo)激(ji)励,热爱(ai)学习,愿意接受挑战

   

如有以下一项或者多项知识是加分项:

1)     熟(shu)悉ARM软件开(kai)发,

2)     熟悉I2C/SPI/UART/Eth/Can/LIN/Flexray等各(ge)种总(zong)线协议(yi)和通讯接口(kou),并有实际编程、调试经验

职位描述:

1. 负责车规MPU&MCU 固件相关软硬件架构分析与架构定义

2. 负责车规MPU&MCU 固件验证方案及验证    

3. 协助,配合软件team 固件开发与调试


职位要求:

1. 电子电气工程,计算机相关专业,本科及以上学历,硕士优先

2. 熟练使用CC++C#Vector C语言

3. 熟悉Verilog或者SystemVerilogScript语言,比如Shell, Perl, Python

4. 自我驱动,自我激励,热爱学习,愿意接受挑战

   

如有以下一项或者多项知识是加分项:

1)     熟悉ARM软件开发,

2)     熟悉I2C/SPI/UART/Eth/Can/LIN/Flexray等各种总线协议和通讯接口,并有实际编程、调试经验

 

职位描述: 

作为SOC设计团队的一员,你的职责包括但不限于

1. 参与IP/子系统微架构以及SoC架构设计并完成相关文档编写

2. 设计的RTL coding实现以及SoC集成设计工作

3. 第三方IP的配置,优化

4. 子系统的集成设计,包括第三方IP以及公司内部开发IP的集成

5. 子系统的前端实现,包括综合,LINTCDC

6. 帮助后端同事分析时序和后端实现方案

7. 为芯片Bring up提供支持,协助回片后的芯片功能测试以及芯片性能调优

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 良好的C, Verilog, SystemVerilog经验

3. 自我驱动,愿意分析和解决问题

职位描述: 

作为SOC设计团队的一员,你的职责包括但不限于

1. 参与IP/子系统微架构以及SoC架构设计并完成相关文档编写

2. 设计的RTL coding实现以及SoC集成设计工作

3. 第三方IP的配置,优化

4. 子系统的集成设计,包括第三方IP以及公司内部开发IP的集成

5. 子系统的前端实现,包括综合,LINTCDC

6. 帮助后端同事分析时序和后端实现方案

7. 为芯片Bring up提供支持,协助回片后的芯片功能测试以及芯片性能调优

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 良好的C, Verilog, SystemVerilog经验

3. 自我驱动,愿意分析和解决问题

职位描述: 

作为SOC设计团队的一员,你的职责包括但不限于

1. 参与IP/子系统微架构以及SoC架构设计并完成相关文档编写

2. 设计的RTL coding实现以及SoC集成设计工作

3. 第三方IP的配置,优化

4. 子系统的集成设计,包括第三方IP以及公司内部开发IP的集成

5. 子系统的前端实现,包括综合,LINTCDC

6. 帮助后端同事分析时序和后端实现方案

7. 为芯片Bring up提供支持,协助回片后的芯片功能测试以及芯片性能调优

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 良好的C, Verilog, SystemVerilog经验

3. 自我驱动,愿意分析和解决问题

职位描述:

1. 制定验证计划,编写验证文档

2. 合理规划验证计划且在计划时间内完成验证目标

3. 按照最佳实践,完成SoC或者子系统的功能覆盖率分析

4. 参与FPGA或硬件加速器上的系统级验证

5. 参与设计文档审核,验证代码审核和覆盖率审核

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 擅长硬件描述语言和脚本语言者优先

3. 了解ARM汇编语言和C/C++语言者优先

4. 善于表达自己的意愿,具备良好的沟通能力和自我驱动能力

5. 具备良好的中英文阅读和口语能力

6. 勇于面对挑战性工作

7. 高效规划自己的工作

职位描述:

1. 制定验证计划,编写验证文档

2. 合理规划验证计划且在计划时间内完成验证目标

3. 按照最佳实践,完成SoC或者子系统的功能覆盖率分析

4. 参与FPGA或硬件加速器上的系统级验证

5. 参与设计文档审核,验证代码审核和覆盖率审核

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 擅长硬件描述语言和脚本语言者优先

3. 了解ARM汇编语言和C/C++语言者优先

4. 善于表达自己的意愿,具备良好的沟通能力和自我驱动能力

5. 具备良好的中英文阅读和口语能力

6. 勇于面对挑战性工作

7. 高效规划自己的工作

职位描述:

1. 制定验证计划,编写验证文档

2. 合理规划验证计划且在计划时间内完成验证目标

3. 按照最佳实践,完成SoC或者子系统的功能覆盖率分析

4. 参与FPGA或硬件加速器上的系统级验证

5. 参与设计文档审核,验证代码审核和覆盖率审核

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 擅长硬件描述语言和脚本语言者优先

3. 了解ARM汇编语言和C/C++语言者优先

4. 善于表达自己的意愿,具备良好的沟通能力和自我驱动能力

5. 具备良好的中英文阅读和口语能力

6. 勇于面对挑战性工作

7. 高效规划自己的工作

 

职位描述:

1. 负责ASIC前端设计实现工作(RTL -> 网表),包括:时序&功耗约束/综合设计/时序分析/形式验证/RTL语法&跨时钟域检查。 (专家方向)

2. 负责DFT相关的工作,包括:上电自测试/memory 测试/SCAN 测试/边界测试的设计以及仿真工作。

3. 负责搭建ASIC 设计实现/DFTflow,以及优化。

4. 和后端一起合作,实现时序和功耗的收敛。

 

职位要求:

1. 了解ASIC设计流程。如果了解“综合/时序分析/形式验证/跨时钟域设计”中的其中一项是加分项。

2. 如果了解“时序约束/功耗约束/DFT设计”中的其中一项是加分项。

3. 熟悉“unix/linuxPython/TCL/Perl/Makefile”中的其中一项是加分项。

4. 熟悉前端EDA设计工具是加分项。

5. 高度的自我激励和主动解决问题的意愿。

 

 

职位描述:

1. 负责ASIC前端设计实现工作(RTL -> 网表),包括:时序&功耗约束/综合设计/时序分析/形式验证/RTL语法&跨时钟域检查。 (专家方向)

2. 负责DFT相关的工作,包括:上电自测试/memory 测试/SCAN 测试/边界测试的设计以及仿真工作。

3. 负责搭建ASIC 设计实现/DFTflow,以及优化。

4. 和后端一起合作,实现时序和功耗的收敛。

 

职位要求:

1. 了解ASIC设计流程。如果了解“综合/时序分析/形式验证/跨时钟域设计”中的其中一项是加分项。

2. 如果了解“时序约束/功耗约束/DFT设计”中的其中一项是加分项。

3. 熟悉“unix/linuxPython/TCL/Perl/Makefile”中的其中一项是加分项。

4. 熟悉前端EDA设计工具是加分项。

5. 高度的自我激励和主动解决问题的意愿。

 

九游会登入_九游会手机登录_手机版官网app下载 九游会登入_九游会登录大厅_手机版官网app下载 九游会登入_九游怎么登录_手机版官网app下载